(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号 特別2002-175049 (P2002-175049A)

(43)公開日 平成14年6月21日(2002.6.21)

(51) Int.Cl. ⁷		戲別記号	FΙ		5	731*(参考)	
G09G	3/36		C 0 9 G	3/36		2H093	
G02F	1/133	520	C 0 2 F	1/133	520	5 C 0 0 6	
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	6 1 1 A	5 C 0 8 0	
		6 1 2			612C		
					612D		

審査請求 未請求 請求項の数11 OL (全 10 頁) 最終頁に続く

(21)出職番号	特職2000-371045(P2000-371045)

平成12年12月6日(2000, 12.6)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6 丁目7番35号

(72)発明者 仲島 義晴

東京都品川区北品川6 『目7番35号 ソニー株式会社内

(74)代理人 100086298

中理士 **松橋 國**訓

最終質に続く

(54) 【発明の名称】 アクティブマトリクス型表示装置およびこれを用いた携帯端末


(57)【要約】


(22) H 100 E

【課題】 駆動回路用の電源回路は、一般に、負荷電流 とは関係なく一定の電力を目分自身で消費するため、一 部画面表示モードなどの省電力モードで負荷に供給すべ き電流が減少した場合であっても、電源回路での消費電 加は容わらない。

【解決手段】 チャージボンア型電源電圧変換回路からなる電源回路において、名電力モード時にパーシャルモードコントロール回路16 から与えられる制御がルスに基づいて、パレス発生源32からのクロックパルスの通過をAND回路31で禁止し、スイッナングパルスの機給を停止することにより、非表示領域期間入が部分が開間においてチャージボンプ回路のボンビング動作を停止させて、電源回路の電流供給能力を低下させるようにする。

・部長示領別の位置 ライン教の推定情報





【特許請求の範囲】

【請求項1】 電気光学素子を有する画素がマトリクス 状に配置されてなる表示エリア部と.

前記表示エリア部の各画素を行単位で選択する垂直駆動回路と、

前記垂直駆動回路によって選択された行の各画素に対して画像信号を供給する水平駆動回路と

単一の直流電圧を電圧値の異なる複数種類の直流電圧に 変換して少なくとも前記・重重動削路および前記・水平駆動回路に与えるとともに、省電力モード時に電流供給能 かが低下する電源回路とを備えたことを特徴とするアクティブマトリクス型表示装置。

【請求項2】 前記電源回路は、チャージボンブ型の電 歌電圧変換回路であり、省電力モード時に前記電源電圧 変換回路のスイッチング動件の基準となるクロック信号 の入力を停止または前記クロック信号の周波数を低下さ せることを特徴とする請求項1記載のアクティブマトリ クス型表示器の

【請求項3】 前記省電力モードが、前記表示エリア部の一部の領域にのみ情報を表示する一部画面表示モードであり.

前記電源回路は、画面非表示期間において電流供給能力 が低下することを特徴とする請求項1記載のアクティブ マトリクス型表示装置。

【請求項4】 前記電源回路は、チャージボンブ型の電 環電圧変換回路であり、省電力モード時に前記電源電圧 変換回路のスイッチング動作の基準となるクロック信号 の入力を停止または前記クロック信号の周波数を低下さ せることを特徴とする請求項3記載のアクティブマトリ クス型表示逻辑

【請求項5】 前記電気光学素子が液晶セルであることを特徴とする請求項1記載のアクティブマトリクス型表示装置。

【請求項6】 前記電気光学素子がエレクトロルミネッセンス素子であることを特徴とする請求項1記載のアクティブマトリクス型表示装置。

【請求項7】 前記表示エリア部の各画素において、前 記電気光学素子を駆動する能動素子が薄膜トランジスタ からなり、

前記電源回路を構成する少なくともトランジスタ回路 は、澤腴トランジスタにより前記表示エリア部と同一基 核、澤腴トランジスタにより前記表示エリア部と同一基 級のアクティブマトリクス型表示装置 級のアクティブマトリクス型表示装置

【請求項8】 表示部として、

電気光学素子を有する画素がマトリクス状に配置されて なる表示エリア部と、前記表示エリア部の各画素を行単 位で選択する垂直駆動回路と、

前記垂直駆動回路によって選択された行の各画素に対し て画像信号を供給する水平駆動回路と、

単一の直流電圧を電圧値の異なる複数種類の直流電圧に

変換して少なくとも前記垂直駆動回路および前記水平駆 動回路に与えるとともに、省電力モード時に電流供給能 力が低下する電源回路とを具備するアクティブマトリク ス型表示装置を用いたことを特徴とする機嫌端末、

【請求項9】 前記電源回路は、チャージボンプ型の電源電圧変換回路であることを特徴とする請求項8記載の 機帯端末。

【請求項10】 前記アクティブマトリクス型表示表面 は、前記電気光学業子として海島セルを用いた海島表示 装置であることを特徴とする請求項易記載外帯端末。 【請求項11】 前記アクティブマトリクス型表示装置 は、前記電気光学業子としてエレクトロルミネッセンス 素子を用いたエレクトロルミネッセンス表示装置である ことを特徴とする請求項5計量の機構端末、

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アクティブマトリ クス型表示装置およびこれを用いた携帯端末に関し、特 に単一の電流電圧で電圧値の異なる複数種類の電流電圧 に変換する電源回路を備えたアクティブマトリクス型表 示装置およびこれを表示部に用いた携帯端末に関する。 【0002】

【従来の技術】近年、携帯電話機やPDA (Personal Di gital Assistants)などの携帯端末の普及がめざまし い、これら携帯端末の急速な普及の要因の一つとして、 その出力表示部として搭載されている液晶表示装置が挙 げられる。その理由は、液晶表示装置が原理的に駆動す るための電力を更しない特性を持ち、低消費電力の表示 デバイスであるかめである。

【0003】これら携帯端末では、その急速を普及とと もに表示装置のさらなる依消費電力化が要求されてお り、それに対応して様々な省電力化技術が提案されてい る。その中の代表的なものとして、画面の一部分にのみ 情報を表示する一部画面表示モード(パーシャルモー ド)が挙げられる。この一部画面表示モードでは、非表 示領域期間において不要な邪動回路の回路動作を停止さ せることで、低消費電力化を実現している。

【0004】ところで、携帯端末では、電源として単一電源電圧のバッテリが用いられる。一方、液晶表示表質 において、マトリクス状に配された画素を駆動する水平 緊動回路では、ロジック部とアナログ部とで異なる直流 電圧が用いられ、また画素に情報を書き込む垂直駆動回 路では、水平駆動回路側よりも絶対値の大さい直流電圧 が用いられることになる。したがって、携帯気が が用いられることになる。したがって、携帯気を される液晶系示装置には、単一の直流電源電圧を電圧値 の異なる複数種類の直流電圧に突換する電源電圧変換回 路(DC-DCコンバータ)が電源回路として必要となる。

[0005]

【発明が解決しようとする課題】この駆動回路用の電源

回路は、一般に、負荷電流とは関係なく一定の電力を自 分自身で消費する。したがって、一部画面表示モードな との省電力モードに移行し、一部の駆動回路の動作停止 に伴って負荷に供給すべき電流が減少した場合であって も、電源回路での消費電力は変わらない。すなわち、従 来の表示装置では、省電力モードの設定時に、駆動回路 傾では消費電力の低減が図られるものの、電源回路では 何ら消費電力の低減が図られるいなかった。

【0006】そこで、本発明は、電源回路側でも消費電 力の低減を図ることで、システム全体の低消費電力化を 可能としたアクティブマトリクス型表示装置およびこれ を用いた携帯端末を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を追応するため に、本発明では、電気光学素子を有する画素がマトリク ス状に配置されてなる表示エリア部と、この表示エリア 部の各画素を行単位で選択する最直駆動回路と、この最 直駆動回路によって選択られた行の各画素に対して画像 信号を供給する水平駆動回路と支具備するアクティブマ トリクス型表示装置において、単一の直流電圧を電圧値 の異なる複複種類の直流電圧に変換してかなくとも垂直 の異なる複複種類の直流電圧に変換してかなくとも垂直 総加力を省電力モード時に低下させる構成を採ってい る。そして、このアクティブマトリクス型表示装置は、 様帯樹本の表示能として用いたれる。

【0008】上記構成のアクティブマトリクス型表示差 置あるいはこれを用いた携帯端末において、省電力モー ドでは、駅動回路系においてその一部の回路動作を停止 させることで、回路動作が停止する回路部分で本来消費 可路の電流成料館力を低下させることで、電源回路に流 れる不要な貢通電流が抑刺されるため、ここでの消費電 力も低減でき、トークルとして、システム全体のさらな る低消費電力にが図れる。

[00001

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の 実施形態に係るアクティブマ・リクス型表式鑑回構成 例を示す概略構成図である。ここでは、例えば、各画素 の電気光学業子として液晶とルを用いたアクティブマト リクス型流晶表示装置に適用した場合を例に採って説明 するものとする。

【0010】図1において、透明絶縁基板、例えばガラス基板11上には、液晶セルを含む画素がアトリクス状で多数配置されてなる表示エリア部12と共に、上下一対のHドライバ(米平駆動回路)13U、13DおよびVドライバ(垂直駆動回路)14が搭載され、さらに電が載されている。ガラス基板11は、能動素子(例えば、トラシジスタ)を含む多数の画素回路がアトリクス

状に配置形成される第1の基板と、この第1の基板と所 定の間隙をもって対向して配置される第2の基板とによ って対応して、これら第1、第2の基板間に 液晶が封入される。

[0011] 図2に、表示エリア部12の具体的な構成 の一例を示す。ここでは、図面の簡略化のために、3行 (n-1行-n+1行)4列(m-2列-m+1列)の画素配列の場合を例に採って示している。図2において、表示エリア部12には、垂直走査ライン・・・21<math>n-1,21n,21n+1・・・と、データライン・・、2 2m-2,22m-1,22m,22m+1・・・とがマ トリクス状に配縁され、それらの交点部分に単位画業 2 3が配置されている。

【0012】単位画素23は、画素トランジスタである 薄限トランジスタTFT、液晶セルレC8よび保持容量 Csを有する構成となっている。ここで、液晶セルレC は、薄膜トランジスタTFTで形成される画素電極(一 方の電極)とこれに対向して形成される対向電極(他方 の電極)と同び発生する発生意味する。

【0014】垂直走室ライン…,21n-1,21n, 21n+1,…の各ー端は、図1に示すンドライバ14 の対応する行の各出力端にそれぞれ接続される、Vドライバ14は、例えばシフトレジスタによって構成され、垂直転送クロックVCK(図示せず)に同期して順次垂直選択が比スを発生して垂直走査ライン…,21n-1,21n,21n,21n+1,…に与えることによって垂直走査を行う。

【0015] 一方、表示エリア部12において、例えば、奇数番目のデータライン…、22m-1、22m+1、…の各一端が図1に示すHドライバ13 Uの対応する列の各出力場に、偶数番目のデータライン…、22m-2、22m、…の各他端が図1に示すHドライバ13 Dの対応する列の各出力編にそれぞれ接続される。Hドライバ13 U、13 Dの具体的な構成の一例を図3に示す。

【0016】図3に示すように、Hドライバ13Uは、 シフトレジスタ25U、サンプリングラッチ回路(デー 夕信号入力回路)26U、線順次化ラッチ回路27Uお よびDA変換回路28Uを有する構成となっている。シ フトレジスタ25Uは、水平転送クロックHCK(図示 せず)に同期して各転送別から順次シフトパルスを出力 することによって水平走壺を行う。サンプリングラッチ 回路260は、シフトレジスタ250から身よられるシ フトパルスに応答して、入力される所定ビットのディジ タル画像データを点順次にてサンブリングしてラッチす る。

【0017】線順次化ラッチ回路27Uは、サンプリングラッチ回路26Uで点順次にてラッチされたディジタル画像データを1ライン単位で再度ラッチすることによって線順次化し、この1ライン分のディジタル画像データを一斉に出力する。 DA交換回路28Uは例えば基準 電圧選択型の開構成をとり、線順次化ラッチ回路27Uから出力される1ライン分のディジタル画像データをアナログ画像信号に変換して先送した画素エリア部12のデータライン…、22m−2、22m−1、22m,22m+1、…に与える。

【0018】下側のHドライバ13Dについても、上側のHドライバ13Uと全く同様に、シフトレジスタ25 D、サンプリングラッチ回路26D、線順次化ラッチ回路27DおよびDA変換回路28Dを有する構成となっている。たち、本例に係る液晶表示装置では、表示エリア部12の上下にHドライバ13U、13Dを配する構成を採ったが、これに限定されるものではなく、上下のいずれか一方のみに配する構成を採ることも可能である。

【0019】図1および図3から明らかなように、電源回路15および省電力モードコントロール回路16についても、肝ドライバ13切、13Dおよびソドライバ14と同様に、表示エリア部12と共に同一のガラス基板11上に搭載される。ここで、例えば表示エリア部120上下に肝ドタイバ13切、13Dを配する構成を採る液晶表示装置の場合には、肝ドライバ13切、13Dが搭載されていない辺の類縁エリア(表示エリア部12の周辺エリア)に電源回路15およびタイミングコントロール回路16を搭載するのが好ましい。

【0020】何故ならば、Hドライバ13U、13Dは、上述した如くVドライバ14に比べて構成要素が多く、その回路面積が非常に大きくなる場合が多いことから、Hドライバ13U、13Dが搭載されていない辺の翻練エリアに搭載することで、有効画面準・グラス基板11に対する有効エリア部12の面積率)を低下させることなく、電源回路15はよび省電力モードコントロール回路16を表示エリア部12と同一のガラス基板11上に搭載することができるからである。

【0021】なお、本例に係る液晶表示装置とおいて は、Hドライバ13U、13Dが搭載されていない辺の 額縁エリアの一方側にはVドライバ14が搭載されてい ることから、その反対側の辺の額縁エリアに電源回路1 ちおよび全電力モードコントロール回路16を搭載する 構成を採っている。 【0022】また、電源回路15の搭載に際しては、表 示エリア部12の各画素トランジスタとして薄膜トラン ジスタTFTを用いていることから、電源回路15を精 成するトランジスタとしても薄膜トランジスタを用い、 少なくともこれらトランジスタ回路を表示エリア部12 と同一プロセスを用いて作成することにより、その製が が容易になるとともに、低エストにて実現できる。

【0023 | 灌漑トランジスタについては、近年の性能 向上や消費電力の低下に伴って集積化が容易になっているのが現状である。したがって、電源回路15、特に少なくともトランジスタ回路を表示エリア部12の画素トランジスタと同じ灌漑トランジスタを用いて同一のガラス基板11上に同一プロセスにて一体的に形成することにより、製造プロセスの簡略化に伴う低コスト化、さらには集積にに伴う薄型化、コンパクト化を図ることができる。

【0024】電源回路15は、例えばチャーンボンプ型の電源電圧変換回路(DC-DCコンバータ)からなり、外部からよられる単一の直流電源電圧で 圧値の異なる複数種類の直流電工に変換し、これら直流電圧 生ドライバ13U,13DやVドライバ14などに与える。省電力モードコントロール回路16は、外部から省電力モードが指定されると、ドドライバ13U,13DやVドライバ14での電源電流を低下させるとめに、電源回路15の電流供給能力を低下させるための側線を行う

【0025】ここで、アクティブマトリクス型液晶表示 装置において、省電力モードとは、表示エリア部12の 一部の領域にのみ情報を表示する一部画面表示モード (パーシャルモード)や、通常モードでは例えばR

(ハーンャルモート) マ、適高モート Cは例えばれ (赤), G(緑), B(青)各6ビットで26万色の表 示を行うのに対してRGB各1ビットで8色の表示を行 う2緊調表示モードなどが挙げられる。

【0026】これらの常電力モードのうち。例えば一部 面面表示モードでは、表示エリア部120一部、例えば 上部のみに特定の情報が表示されるのに対して、非表示 領域には白おるいは黒の表示が行われることになる。そ して、非表示領域では、常に白おるいは黒の情報を表示 すれば兵く、日ドライバでの情報の書き換えが不要であ ることから、日ドライバで停止させることで、このHド ライバで本来消費する電力分だけ低消費電力化が図れる のである。

【0027】このように、アクティブマトリクス型液晶 表示装置において、省電カモード時には、非表示領域で ドドライバの動作を外止させることによって低消費電力 化が図れるとともに、電源回路15の電流供料能力を低 下させることによって、電源回路15でも消費電力の低 減を図ることができるため、表示装置全体のさらなる版 消費電力化が可能となる。しかも、DC-Dで変換効率 は、負荷での消費電力/指消費電力で定義され、総消費 電力=負荷での消費電力+本回路での消費電力であることから、本回路での消費電力を低減できることによって 変換効率の向上も可能となる。

【0028】続いて、電源回路15の具体的な構成について説明する。ここでは、電源回路15として例えばチャージボンブ型の電源電圧変換回路を用い、また省電力モードとして一部画面表示モード(パーシャルモード)を設定する場合を例に採って説明するものとする。

【0029】図4は、チャージボンブ型の電源電圧変換 回路の第1構成例を示す回路図であり、(A)は負電圧 発生タイプを、(B)は昇圧タイプをそれぞれ示してい る。なお、図4において、パーシャルモードコントロー ル回路16'は、図1および図3の省電カモードコント ロール回路16に相当する。

[0030] 図4 (A) において、パーシャルモードコントロール回路16 'は、通常モードでは"H"レベル(高レベル)の制御パリスを出力し、省電力モード、即ち一部画面表示モードが設定されたときは、外部から与えられる一部表示領域の位置やライン数の指定情報に基づいて、画面非表示領域別間で"L"レベル(低レベル)の制御パルスと出力する。この制御パルスは、AND回路31の一方の入力となる。AND回路31の他方の入力としては、パルス発生源32で発生されるクロックパルスが失去られる。

【0031】一方、単一の直流電源電圧VCCを与える電源とグランド (GND) との間には、PchMOSトランジスタQp11とNchMOSトランジスタQn11と NchMOSトランジスタQn11と が直列に接続されて CMOSインバータ33を構成している。このCMOSインバータ33のゲート共通接続点には、AND回路32を通過したパルス発生源32からのクロックパルスがスィッチングパルスとして行加される。

[0032] C MOSインバータ33のドレイン共通接 競点(ノードB) には、コンデンサC11の一端が接続 されている。コンデンサC11の他端には、スイッチ素 子、たとえばNchMOSトランジスタQn12のドレイ ンおよびPMOSトランジスタQp12のソースがそれ ぞれ接続されている。NchMOSトランジスタQn12 のソースとグランドとの間には、負荷コンデンサC12 が接続されている。

[0033] C MOSインバータ33のゲート共通接続 点には、コンデンサC13の一端が接続されている。コ ンデンサC13の他端には、ダイオードD11のアノー ドが接続されている。ダイオードD11のカソードは接 NchMOSトランジスタQn12およびPchMOSトラン ジスタQp12の各ゲートがそれぞれ接続されている。 PchMOSトランジスタQp12がドインは接続されている。 PchMOSトランジスタQp12のドレインは接続されている。

【0034】以上により、外部から与えられる単一の直

流電源電圧VCCに基づいて、出力電圧Voutとして 負電圧-VCCを発生するチャージボンプ回路構成の電 源電圧変換回路が構成されている。

【0035】次に、上記構成の負電圧発生タイプのチャージポンプ型電源電圧変換回路における回路動作について、図5(A)のタイミングチャートを用いて説明する。なお、図5(A)のタイミングチャートには、図4(A)の回路におけるノードA~Eの各信号波形A~E を示している。

【0036】先ず、通常モードでは、パーシャルモードコントロール回路16 から "H" レベルの制御いいスか出力されることから、パルス発生源32で発生されるクロックパルスがAND回路31を通過してスイッチングパルスとして、CMOSインバータ33のゲート共通接続広に与えられる。このとき、スイッチングパルスに基づくコンデンサC13の出力電位、即ちノードDの電位は、ダイオードD11によってクランプされる。

強人、ユノノナリントロースの出り強い、ポーク・アンタには、ダイオードD11によってクランプされる。
【0037】そして、スイッチングパルスが"L"レベル(0V)のときは、PchMOSトランジスタQp1
1、Qp12がオン状態となるため、コンデンサC11
が充電される。このとき、NchMOSトランジスタQn
1、がオコ大物にあるため、ノードBの電位がVCCレベルとなる。次いで、スイッチングパルスが"H"レベル(VCC)になると、NchMOSトランジスタQn1
1、Qn12がオン状態となり、ノードBの電位がグランドレベル(0V)になるため、ノードの電位が一VCCレベルとなる。このノードCの電位がそのままNchMOSトランジスタQn12を通して出力電圧Vout

【0038】次に、パーシャルモード (一緒南面表示モード) が覧定されると、パーシャルモードコントロール 回路 16 から、外部からみよられる一部表示領域別 間で "L" レベルの制御パルスが出力される。 すると、 A N D 回路 3 14 、この "L" レベルの制御パルスが出力される。 すると、 a てパルス発生調3 2 で発生される クロックパルスの通過を禁止する。これにより、 チャージボンプ回路へのスイッチングパルスの集紛が停止される。

【0039】スイッチングパルスが供給されないこと
で、チャージボンブ回路のボンビング動作が停止する。
このとき、チャージボンブ回路。即ち本電源電圧突境回
器の電流供給能力・電流容量)は3は70に低下する。す
なわち、チャージボンブ回路の電流供給能力は、スイッ
ナングパルスの周波数とコンデンサC110容量に反比
俯することから、スイッチングパルスの馬波数が0となり、電
流供給能力がほどのとなる。

【0040】ここで、本電源電圧変換回路の電流供給能力(電流容量)を低下させる期間としては、低消費電力 化を図る上ではできるだけ長い方が良いため、非表示領 域期間の大部分、例えば1/2以上とするのが好まし

【0041】上述したように、チャージボンプ回路を用いた電源電圧変換回路において、非表示領域期間の大部 が知期間でチャージボンプ回路のポンピング動作を停止 させて、電源電圧変換回路の電流供給能力を低下させる ようにしたことにより、ドライバ系側での消費電流の少 ない非表示期間において、チャージボンプ回路で不要な 貫通電流が流れるのを抑動できるため、電源電圧変換回 路での消費電力を低減できる。さらに、電源電圧変換回 路での消費電力の低減によってDC-DC変換効率の向 上も可能となる。

【0042】図4(B)に示す昇圧タイプのDDコンパータにおいても、基本的な四階構成および四路動作は同とである。すなわち、図4(B)において、スイッチングトランジスタ(MOSトランジスタQp13、Qn13)が図4(A)の回路のMOSトランジスタQn13、の3)が図4(A)の回路のMOSトランジスタQn111の世場と電源(VCC)との間に接続された構成となっており、この点が図4(A)の回路を構成上指数するの本でする。

【0043】回路動作上においても、基本的には、図4 (A)の回路と全く同じである。異なるのは、出力電圧 Voutとして電源電圧VCCの2倍の電圧値2×VC Cが導出される点だけである。図5(B)に、図4

(B)の回路におけるノードA~Eの各信号波形A~Eのタイミングチャートを示す。

【0044】図6は、チャージボンブ型の電源電圧突換 回路の第2構成例を示す回路図であり、(A)は負電圧 発生タイプを、(B)は昇圧タイプをそれを大いている。また、図中、図4と同等部分には同一符号を付して 示している。本構成例に係る電源電圧突換回路において 示している。本構成例に係る電源電圧突換回路において は、図4のADの回路31は光びが入来発進32に代 えて、VCO(電圧制御発掘器)34が設けられた構成 となっており、それ以外は図4の構成と全く同じであ る。

【0045】VCO34は、通常モード時にはバーシャルモードコントロール回路16'から例えば"H"レベルの制御電圧が与えられることで、この制御電圧に基づいて所定施波数の第1のプロックパルスを発生し、パーシャルモード時にはバーシャルモードコントロール回路16'から例えば"L"レベルの制御電圧が与えられることで、この制御電圧を基づいて第1のクロックパルスと発生する。これら第1、第2のクロックパルスは、スイッチングパルスとしてCMOSインバータ33のゲート共通接続点に行加さりた。

【0046】次に、上記構成の負電圧発生タイプのチャージボンプ型電源電圧変換回路における回路動作について、図7(A)のタイミングチャートを用いて説明す

る。なお、図7(A)のタイミングチャートには、図6(A)の回路におけるノードA~Eの各信号波形A~Eを示している。

【0047】先ず、通常モードでは、パーシャルモード コントロール回路16′から"H"レベルの制御電圧が 与えられることで、VCO34は所定周波数の第1のク ロックパルスを発生する。この第1のクロックパルス は、スイッチングパルスとしてCMOSインバータ33 のゲート共通接続点に与えられる。このとき、スイッチ ングパルスに基づくコンデンサC13の出力電位、即ち ノードDの電位は、ダイオードD11によってクランプ される。

【0048】そして、スイッチングパルスが"L"レベル(0V)のときは、PchMOSトランジスタQp11、Qp12がオン状態となるため、コンデンサC11、が元電される。このとき、NchMOSトランジスタQn11がオフ状態にあるため、ノードBの電位がVCCレベルとなる。次いで、スイッチングパルスが"H"レベル(VCC)になると、NchMOSトランジスタQn1、Qn12がオン状態となり、ノードBの電位がグランドレベル(0V)になるため、ノードCの電位が一VCCレベルとなる。このノードCの電位がそのままNchMOSトランジスタQn12を通して出力電圧Vout(=-VCC)となる。

【0049】次に、パーシャルモード(一部画面表示モード)が設定されると、パーシャルモードコントロール回路16'から、外部から与えられる一部表示領域の位置をライン数の指定情報に基づいて、画面非非不領域期間で"し"レベルの制御電圧が出力される。この"し"レベルの制御電圧が出力される。この"し"レベルの制御電圧が出力される。とにより、VCO34は、適常モードでの第1のクロックパルスよりも周波数の低い第2のクロックパルスは、スイッチングパルスとしてCMOSインバータ33のゲート共連修費に与くられる

[0050]以降、通常モード時と同様の動作原理によ り、第2のクロックパルスに基づくチャージボンプ回路 でのボンビング動作によってDC一DC変換動作が行われ、出力電圧Voutとして負電圧-VCCが導出される。このとき、スイッチングパルスの周波数が通常モー ド時よりも低くなることで、本電源電圧変換回路であた。完造した は高波管量)が低下する。すなわち、完造した ように、チャージボンプ回路の電流供給能力は、スイッ チングパルスの周波数とコンデンサC11の容量に反比 例することから、スイッチングパルスの周波数が下がる ことで、電流供給能力が低下する。

【0051】上速したように、チャージボンブ回路を用いた電源電圧変換回路において、スイッチングパレスの発生源としてVC〇34を用い、非表示領域期間の大部分の期間でスイッチングパルスの局波数を連発モード時よりも低くして、電源電圧変換回路の電流供格能力を低

下させるようにしたことにより、ドライバ系側での消費 電流の少ない非表示期間において、チャージボンプ回路 で不要な賃道電流がれるのを抑制できるため、電源 圧変換回路での消費電力を低減でき、また当該変換回路 での消費電力の低減によって変換効率を向してきる。

【0052】図6(B)に示す昇圧タイプのDDコンバータにおいても、基本的な回路構成および回路動作は同じである。すなわち、図6(B)において、スイッチングトランジスタ(MOSトランジスタQp13、Qn13)が図6(A)の回路のMOSトランジスタQn1

2, Qp12と逆導電型となるとともに、ダイオードD 11がコンデンサC11の他場と電源(VCC)との間 に接続された構成となっており、この点が図6(A)の 回路と構成と貼潰するのみである。

【0053】回路動作上においても、基本的には、図6 (A)の回路と全く同じである。異なるのは、出力電比 Voutとして電源電圧VCCの2倍の電圧値2×VC Cが導出される点だけである。図7(B)に、図6

(B)の回路におけるノードA~Eの各信号波形A~Eのタイミングチャートを示す。

【0054】以上述べた第1,第2構成例に係るチャー ジボンブ型の電源電圧変換回路の回路構成は一例に過ぎ ボ・チャージボンブ回路の回路構成としては種々の改変 が可能であり、上記の回路構成例に限定されるものでは ない。

【0055】なお、上記実施修復では、アクティブマト リクス型流晶表示装置に適用した場合を例に採って説明 したが、これに限られるものではなく、エレクトロルミ ネッセンス(EL)素子を各画素の電気光学素子として 用いたEL表示装置などの他のアクティブマトリクス型 表示装置にも関性に適用可能である。

【0056】また、本売明に係るアクティアマトリクス 型表示装置は、バーソナルコンピュータ、ワードプロセ ッサ等のOA機器やテレビジョン受像機などのディスア レイとして用いられるが、特に装置本体の小型化、コン パクト化が速かられている携帯電話機やPDAなどの携 帯端末の表示部として用いて好強なものでえる。

【0057] 図8は、本発明が適用される携帯端末、例 えば携帯電話機の構成の頻南を示す外観図である。 【0058】本例に係る携帯電話機は、装置筐体41の 前面側に、スピーカ部42、表示部43、操件部44お よびマイク部45が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部4 3には例えば液晶表示装置が用いられ、この液晶表示装 置とり上、生添した家歯部機に係るアクティブマトリク ス型液晶表示装置が用いられる。

【0059】このように、携帯電話機などの携帯端末において、先途した実施形態に係るアクティブマトリクス 型強品表示装置を表示部43として用いることにより、 当該流品表示装置が装置全体の低消費電力化を図ること ができるため、端末本体の低消費電力化が可能となる。 【0060】

【発明の効果】以上説明したように、本発明によれば、 アクティイマトリクス型表示装置あるいはこれを用いた 携帯端末において、省電力モード時に駆動側の電流供 給能力を低下させることにより、電源回路での消費電力 も低減できるため、省電力モードでのさらなる低消費電 力化が可能となる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す概略構成図である。 【図2】液晶表示装置の表示エリア部の構成例を示す回

路図である。 【図3】 Hドライバの具体的な構成の一例を示すブロッ

ク図である。 【図4】チャージボンプ型電源電圧変換回路の第1構成 例を示す回路図であり、(A)は負電圧発生タイプを、

(B) は昇圧タイプをそれぞれ示している。 【図5】第1精成例に係る電源電圧変換回路の回路動作 を説明するためのタイミングチャートであり、(A)は 台電圧発生タイプの場合を、(B)は昇圧タイプの場合


をそれぞれ示している。 【図6】チャージボンプ型電源電圧変換回路の第2構成 例を示す回路図であり、(A)は負電圧発生タイプを、

(B) は昇圧タイプをそれぞれ示している。 【図7】第2構成例に係る電源電圧変換回路の回路動作 を説明するためのタイミングチャートであり、(A) は 育電圧発生タイプの場合を、(B) は昇圧タイプの場合


をそれぞれ示している。 【図8】本発明に係る携帯端末である携帯電話機の構成 の概略を示す外観図である。

【符号の説明】

11…ガラス基板 12…表示エリア部、13U、13 D…Hドライバ (水平駆動回路) 14…Vドライバ (垂直駆動回路)、15…電源回路、16…省電力モードコントロール回路、16"…バーシャルモードコントロール回路、23…単位画来、31…AND回路、32 …バルス発生源、33…CMOSインバータ、34…V CO(電圧制御発振器)



(B)



[図7]

		表示時間 -	
制御電圧		周波像大一电波容量大	周波数小一电波容量小
A	VCC		
В	VCC -		
C	-voc		
D -VCC	VIK(D11) +VIK(U11) -		
E=Vout	Voui(min.)	-vcc	

(A)

(B)

フロントページの続き

 (51) Int. Cl. 7
 識別記号
 FI
 (参考)

 G 0 9 G
 3/20
 6 8 0
 G 0 9 G
 3/20
 6 8 0 T

 3/30
 3/30
 3/30
 J

Fターム(参考) 2H093 NA46 NC05 NC06 NC10 NC12 NC22 NC24 NC26 NC34 NC59 ND39

5C006 AF68 AF69 BB16 BC06 BF42 BF46 EC13 FA47

5C080 AA10 BB05 DD26 FF07 JJ02 JJ03 JJ04 JJ06 KK07

Also published as:

CN1917024 (A)

CN1909050 (A) CN1783196 (A)

CN100444239 (C)

ACTIVE MATRIX DISPLAY AND PORTABLE TERMINAL USING THE SAME

Publication number: JP2002175049 (A)

Publication date: 2002-06-21

Inventor(s): NAKAJIMA YOSHIHARU +

Applicant(s): SONY CORP +

Classification:

- international: G02F1/133; G09G3/20; G09G3/30; G09G3/36; G02F1/13; G09G3/20; G09G3/30; G09G3/36; (IPC1-7): G02F1/133:

G09G3/20; G09G3/30; G09G3/36

- European:

Application number: JP20000371045 20001206 Priority number(s): JP20000371045 20001206

Abstract of JP 2002175049 (A)

PROBLEM TO BE SOLVED: To provide an active matrix display which can reduce power consumption of the system as a whole, and to provide a portable terminal which uses it. SOLUTION: A power circuit, composed of a charge pump type source voltage converting circuit stops supplying switching pulses, by inhibiting clock pulses generated by a pulse generation source 32 from passing through by an AND circuit 31, according to control pulses supplied from a partial mode control circuit 16' in power-saving mode and then stops the pumping operation of a charge pump circuit in large part of a non-display area period, thereby lowering the current supply capability of the power circuit.

Data supplied from the espacenet database - Worldwide